多値符号化変調伝送技術

３．１　伝送路容量の定義

64APSK符号化変調の信号点配置およびビット割り当ては，白色雑音通信路における伝送路容量を評価関数として設計する。伝送路容量は，単位周波数帯域幅当たりで伝送可能な情報伝送速度の最大値（bps/Hz）を表す。

伝送路容量T ^8）は，送信シンボルx，受信シンボルy，信号点数M，遷移確率密度関数 p（y¦x）を用いて（1）式により定義される。p（y¦x）はxを送信したときyを受信する条件付き確率であり

　（1）

　（2）

（1）式の第１項は受信シンボルyの平均情報量であり，Mは本設計において64とする。第２項はxを送信してyを受信したときの平均情報量であり，C/N（Carrier to Noise Ratio）（白色雑音電力σ²の関数）と送信シンボルxから決定される。任意のC/Nを設定した場合，Tは送信シンボルxの信号点配置の関数となるため，Tが最大となるように64APSKの信号点配置（以下，64APSK信号点配置）および集合分割可能なビット割り当てを設計することで，シンボル間のユークリッド距離を拡大し，64APSK符号化変調の伝送性能を引き出すことが可能となる。

３．２　信号点配置の設計

本節では，Tを評価関数とした64APSK信号点配置の設計^6）について述べる。APSKは，複数の円周上に信号点を配置するため，正方格子配列を取るQAM（Quadrature Amplitude Modulation）と異なり，一意に信号点配置を決めることができない。したがって，以下に示す設計条件①～⑤の下で，Tが最大となるように下記の設計パラメーター a）～c）を決定することにより，64APSK信号点配置を設計する。設計の概要を２図に示す。

上記の設計条件⑤（設計C/N=16dB）については，符号化率4/5における理論限界C/N^*3 =14.9dBに対して，１dBの性能差を目標として設定した。理論限界C/Nは，DVB-S2X^9）で規定される64APSK（以下，64APSK（DVB-S2X）と表記）の信号点配置から（1）式により求めた。

Tが最大となるように決定した設計パラメーターa）～c）およびTを１表に示す。比較として，64APSK（DVB-S2X）のパラメーターを併せて示す。また，本手法により設計した64APSKと，64APSK（DVB-S2X）の信号点配置を３図（a）と（b）にそれぞれ示す。１表に示すように，本手法により，64APSK（DVB-S2X）を上回るTを達成可能な64APSK信号点配置を設計した。

３．３　ビット割り当て，誤り訂正符号

本節では，Tを評価関数として設計した64APSK信号点配置に対して，集合分割可能なビット割り当てと，誤り訂正符号の設計を行う^6）10）。後述するように，ビット割り当てと誤り訂正符号を関連付けて設計することで，雑音耐性の高い64APSK符号化変調の設計が可能である。

64APSKに割り当てる６ビットは，a1（MSB）, a2, …, a6（LSB）と定義する。受信した64APSK符号化変調信号は，a1から順に復号され，前段ビットの復号結果に応じて32APSK, 16APSK, …, BPSKと分割される。したがって，分割後の各信号点配置のTが最大となるようにビット割り当てを行うことで，各復号ステージにおけるシンボル間のユークリッド距離が拡大し，全体として雑音耐性に優れた伝送性能を達成することが可能となる。

また，本検討で適用する誤り訂正符号は，LDPC（Low Density Parity Check）符号^11）（内符号）とBCH（Bose-Chaudhuri-Hocqenghem）符号（外符号）から成る連接符号とし，LDPC符号はISDB-S3と同一の検査行列構造（LDGM（Low-Density Generator-Matrix：低密度生成行列）構造^*4）を持つ符号長44,880ビットの非正則LDPC符号^*5，BCH符号は短縮化BCH（65535, 65167）符号（１つの符号語当たり23ビットを訂正可能）とした。

64個の各シンボルに６ビットのビット列（a1, a2, …, a6）を割り当てるパターンは64！（=約1×10⁸⁹）通りあり，全パターンについてTを計算し，最大となる分割パターンを検証することは現実的ではない。そこで，効率よく性能の良いビット割り当てを行う手法を提案する。a1のビット割り当てを例に，提案手法を４図に示し，その手順を以下に示す。

手順１：４つの円周ごとに独立して，０と１を交互に割り当てる。０と１を交互に割り当てることにより，分割後の各シンボルが均等に分散され，シンボル間のユークリッド距離を拡大することが期待できる。このとき，ビット割り当てパターンは2⁴=16通り存在する。

手順２：16通りのビット割り当てパターンに対して，a1=0または1に応じてシンボルを分割し，分割後の信号点配置に対してTをそれぞれ計算する。このとき設計C/Nは16dBに設定する。各パターンにおいて，a1=0に対するTの値と，a1=1に対するTの値は異なるため，各パターンのTとしては，小さい方の値を採用した。

手順３：16通りのビット割り当てパターンの中からTが最大となるパターンを選択し，a1のビット割り当てを決定する。a2以降についても同様にビット割り当てを行う。手順１～３により決定したビット割り当てを（a1’, a2’, a3’, a4’, a5’, a6’）とする。

a1’～a6’の各ビットのC/N対BER（Bit Error Rate）特性（誤り訂正前）を５図に示す。また，C/N=16dBにおける各ビットのBERを２表に示す。各ビットのBER は，後述の計算機シミュレーションと同様の系統で，誤り訂正符号化および復号を無しとして求めた。

５図において，a1’のようにBER（誤り訂正前）が大きく劣化している場合には，誤り訂正能力の高い低符号化率のLDPC符号の適用が必要となる。しかし，このような低符号化率のLDPC符号は，パリティビットが非常に長くなり，階段行列を有するLDGMの占める割合が増加するため，ランダム性^*6を保った符号設計が困難となる。一方，a5’のようにBER（誤り訂正前）が良好な場合には，伝送効率を向上させるために，パリティビットを可能な限り短くした高符号化率のLDPC符号を適用することが望ましい。しかし，高符号化率の場合は，疎なLDPC検査行列構造を有する符号の設計が困難となり，エラーフロアの発生を抑えた良好な訂正能力を引き出すことが難しい^12）。今回，ISDB-S3を基にしたLDPC符号を用いる際，符号のランダム性を確保して良好な訂正能力を実現するために，LDPC符号の設計対象とするBER（誤り訂正前）の範囲を，上記の観点から1.5×10^-1～2×10^-3とした。２表においては，a1’およびa5’が，上記のBERの範囲外となっている。また，a6’については，BER（誤り訂正前）の値が，外符号であるBCH符号によりエラーフリーを達成可能なBER=1.2×10^-4以下となっているため，LDPC符号を適用せずBCH符号のみで訂正することとした。

そこで，（a1’, a2’, a3’, a4’, a5’, a6’）のビットを入れ替えることにより，第１ビットから第５ビットのBER が1.5×10^-1～2×10^-3 の範囲に収まるようにビット割り当てを行った。具体的には，a1’，a2’およびa3’, a4’, a5’を入れ替え，ビット割り当てを（a1, a2, a3, a4, a5, a6）＝（a2’, a1’, a4’, a5’, a3’, a6’）とした。そのときのC/N対BER特性（誤り訂正前）を６図に，C/N=16dBにおける各ビットのBER，および各ビットに適用するLDPC符号化率を３表に示す。a1’のBERは1.96×10^-1から1.13×10^-1となり，1.5×10^-1～2×10^-3 の範囲に収まった。a2’のBERは7.18×10^-2から1.39×10^-1へ劣化するものの，これも1.5×10^-1～2×10^-3 の範囲とすることができた。a3’, a4’, a5’についても同様に， すべてのビットのBERを1.5×10^-1～2×10^-3の範囲に収めることができた。なお，３表のLDPC符号化率は，各ビットのBERの値に応じて決定した。

３表を基に設計したビットごとのフレーム構成（ISDB-S3に準拠）を７図に示す。R_a1等は，LDPC符号化率を表す。

最終的なビット割り当て結果およびシンボル分割結果の一部（a1に基づく分割）を８図に示す。８図で各信号点に割り当てた６ビットは，８進表記（例えば26=010:110）としている。