アクティブマトリクス駆動スピン注入型空間光変調器

青島 賢一 金城 秀和 船橋 信彦 麻生 慎太郎 加藤 大典 町田 賢司 久我 淳 菊池 宏

ホログラム表示用デバイスとして,微小な磁性体を光変調素子として用いたスピン注入型空間光変調器(スピンSLM:Spin-Spatial Light Modulator)の研究を進めている。今回,5µmおよび2µmの狭画素ピッチから成るアクティブマトリクス(AM:Active-Matrix)駆動方式スピンSLMを設計・試作した。狭画素ピッチのAM駆動スピンSLMでは,トランジスターのサイズが小さくなるた めに,供給可能な電流も低減する。この対策として,磁気トンネル接合素子を用いた光変調素子構造の最適化により,素子駆動の低電流化を図った。試作したスピンSLMでは,2次元アレー配置したトランジスター(シリコンバックプレーン)上に光変調素子(画素)を高精度に形成し,トランジスターからの電流制御により光変調動 作ができることを確認するとともに,2次元画像表示の基本動作に成功した。この結果から,ホログラム表示に必要となる狭画素ピッチ・超多画素での動作を可能とする2次元アレー素子開発の見通しが得られた。

1.はじめに

物体光の波面を忠実に再生できるホログラフィーは,特別なめがねが不要で自然な立体像を再生することのできる理想的な空間像再生型表示技術として期待されている。立体ホログラフィー映像を表示するには,振幅,位相,偏光など,空間的な光の分布を高速に変調することができる空間光変調器(SLM:Spatial Light Modulator)が必要である。これまでに, 液晶,DMD(Digital Micromirror Device)*1などのSLMを用いてホログラフィー表示の基礎実験が試みられてきたが1)2)3)4),SLMの画素ピッチがホログラフィーに求められる値と比べて非常に大きかったため,立体像の見える範囲(視域)が狭く,限定的な立体表示しか実現できていない。視域の広い立体像を再生するためには,画素ピッチが可視光の波長サイズ程度となる非常に微細な超高密度SLMを開発する必要がある。当所では,微小な磁性体を光変調素子として用いたスピン*2 注入型空間光変調素子(以下,スピンSLM)を提案し,研究を行ってきた5)6)

スピンSLMは,磁性体に電流を流して磁化反転を行うスピン注入磁化反転*3 と,直線偏光の光を照射した際に反射する光の偏光面が,磁性体の磁化方向によって回転する磁気光学カー効果*4 を用いることで,光を電気駆動制御により変調することができる。スピンSLM は,その基本性能として,画素ピッチ1µm以下の高密度化と電気的な高速駆動が可能であり,立体動画ホログラフィーを広い視域で表示できる可能性を持つ。

当所では,これまでにスピンSLM用の単素子7) および,1×10画素のパッシブ駆動素子8) を試作し,光変調動作に関する原理検証を行ってきた。しかしながら,ディスプレーとして動作させるためには,画素の2次元アレー化が必須である。そのためには,トランジスターで画素を選択・駆動するアクティブマトリクス(AM:Active-Matrix)駆動方式の適用が必須となる。AM駆動方式のスピンSLM(以下,AM駆動スピンSLM)では,画素ピッチの高密度化(画素面積の減少)に伴って1画素当たりの供給可能な電流が減少する。このため,素子の動作電流を低減することが課題となる。当所ではこれまでに,光変調材料であるガドリニウム鉄(Gd-Fe)合金の組成調整9) や磁気トンネル接合素子10)*5 の開発により,動作電流を開発当初の1/100程度にまで低減する技術の開発に成功した。

本稿では,AM駆動スピンSLMの第1次試作として画素ピッチ5µmのSLMを試作・評価した結果,および第2次試作として画素ピッチ2µmの狭画素ピッチSLMを試作・評価した結果について報告する。

2.AM駆動スピンSLMの基本構造と動作原理

1図は,AM駆動スピンSLMの模式図である。AM駆動スピンSLMは,MOS(Metal-Oxide-Semiconductor)電界効果トランジスター(FET:Field-Effect Transistor)が高密度に2次元アレー配列されたシリコンバックプレーン*6 上に,画素となる光変調素子が配置された構造から成る。

1図を用いてスピンSLMの駆動方法を概説する。AM駆動スピンSLMでは,ゲートラインGとソースラインSで選択された光変調素子のみに電流を流して動作させる。例えば,ゲートラインG0およびソースラインS0にそれぞれゲート電圧VGおよびドレイン電圧VDSを印加すると,そこで選択された光変調素子のみに電流が流れる。ここで,ドレイン電位レベルとソース電位レベルを逆転させることで,光変調素子に逆方向の電流を流せる。このようにスピンSLMでは,光変調素子に注入される電流の方向により光変調層の磁化方向を反転させて光変調を行う。MOS-FETの電流オン/オフ比は通常109程度であり,選択した光変調素子以外に流れる電流はほとんどない。そのため,AM駆動方式は,トランジスターを用いて確実な光変調素子(画素)のスイッチング動作が可能であり,スピンSLMの2次元アレー化には極めて有効な手法である。

また,後述するようにスピンSLMは高速動作とメモリー性を併せ持つ特徴を有することから,一旦トランジスターにより高速に情報が書き込まれてしまえば,電流をオフにしても光変調素子の動作状態は保持される。このため,通常のAM駆動方式の液晶ディスプレーや有機ELディスプレーで必要とされる保持容量が不要となる簡単な回路構成となる。

AM駆動スピンSLMの断面構造を2図に示す。バックプレーン部では,トランジスターのドレイン端子が下部電極に接続され,その上に光変調素子が形成される。光変調素子部は,磁化固定層(Tb-Fe-Co/Co-Fe強磁性薄膜),中間層(MgO非磁性絶縁薄膜),光変調層(Co-Fe/Gd/Gd-Fe強磁性薄膜),および透明電極から成る積層膜で構成される。磁化固定層には,大きな保磁力*7 を持つ磁性材料が用いられており,通常の外部印加磁界の大きさでは磁化の方向は変化せず,外部から注入される電流には影響されない。

電子には,磁化の素となる“スピン”と呼ばれる性質があり,上向きと下向きの2種類のエネルギー状態がある。磁化固定層を通過できる電子は,スピンの方向が磁化固定層の磁化と同じ向きのものだけである。中間層には,数原子層程度の厚さ(0.8~1.0nm)のMgO絶縁層を用いるが,膜厚が非常に薄いため,量子力学によるトンネル効果によって,磁化固定層と光変調層との間に電子がしみ出し,トンネル電流が流れる。光変調層には,注入された電子のスピンと同じ向きに磁化する性質(スピン注入磁化反転)と,磁化の向きによって入射光の偏光面が回転する磁気光学カー効果を持つ磁性材料が用いられている。

上部の透明電極側から電流を流す場合(2図 右),電子は上向きに流れる。磁化固定層は下向きに磁化しているため,磁化固定層に入ろうとしている上向きスピンの電子は磁化固定層で反射され,下向きスピンの電子だけが磁化固定層に入り,中間層を通過して光変調層へ注入される。その結果,光変調層の磁化の向きは,注入される下向きスピンの電子と同じ方向へそろうために上向きから下向きへ反転する。

逆に,下部電極側から電流を流す場合(2図 中央),電子は下向きに流れる。光変調層と中間層を通過した電子のうち,磁化固定層の磁化の向きと反対の上向きスピンを持つ電子だけが磁化固定層で反射され,光変調層の磁化を上向きに反転させる。このように,流す電流の向きによって光変調層の磁化の向きを制御することができる。

この光変調層(Co-Fe/Gd/Gd-Fe強磁性薄膜)は垂直磁化膜であることから,直線偏光した光を入射すると,その反射光の偏光面が光変調層の磁化の向きに応じて回転するので,2値の偏光状態が出力される。

このスピンSLMの特徴として,デバイスの高密度化,高速動作,およびメモリー動作が可能であることが挙げられる。本デバイスでは,スピンのそろった電子を光変調層へ注入することで素子の磁化を個別に制御できるので,隣接画素間のクロストークが無く,デバイスの超高 密度化が可能である。また,スピン注入磁化反転現象は 数十nsと高速なので,高フレームレートでの動画像表示が期待できる。さらに,強磁性体を用いているためメモリー機能があり,スピン注入磁化反転時のみに電流を流せば,その後電流を遮断しても光変調素子の磁化方向は保持されるため,消費電力を抑えることができる。これらの特徴は,ホログラフィー用SLMの狭画素ピッチ化・超多画素化に極めて有効である。

1図 アクティブマトリックス(AM)駆動スピンSLMの模式図
2図 AM駆動スピンSLMの動作原理

3.5µm画素ピッチAM駆動スピンSLMの作製と評価

AM駆動スピンSLMでは,画素選択トランジスターからの供給電流により光変調素子を駆動する。一般に,トランジスターからの供給電流はそのサイズ(面積)に比例するため,画素ピッチが微細になるにつれてトランジスターのサイズも減少し,供給可能な電流量が減少する。第1次試作では,確実に素子を駆動することを目標とし,電流供給能力が十分に高い5µm画素ピッチのAM駆動スピンSLMを設計・試作し,その基本動作を検証した。

3図に,試作したAM駆動スピンSLMの回路構成を示す。列入力端子(S0~S9)は各列のトランジスターのソースに,行入力端子(G0~G9)は各行のトランジスターのゲートに,それぞれ接続されている。ドレインは,光変調素子の下部電極に接続され(2図),光変調素子に電流を供給できる構造となっている。

本回路構成のアレー数は10×10であるが,今回は,接近した隣接素子との誤接続による選択エラーを防止するために,偶数列のみに光変調素子を形成し,10×5のアレーとした(4図)。4図では,トランジスターのドレインに接続された4×4µm2の下部電極上に,0.5×0.5µm2サイズの光変調素子が形成されている。この上に,酸化インジウム亜鉛(In-Zn-O)から成る透明電極をアレー全体の共通電極として形成し,上部電極端子に接続した(3図)。ゲートに接続された行入力端子およびソースに接続された列入力端子に電圧を印加することで,その選択された素子にのみ電流を注入することができる。

5図に,試作したスピンSLMの1画素の断面を透過電子顕微鏡(TEM)*8で撮影した写真(断面TEM像)を示す。5図(a)は光変調素子部の拡大像,5図(b)は光変調素子の下部に形成したトランジスター(MOS-FET)を含めた全体像である。光変調素子部においては,Gd-Fe光変調層および磁化固定層が,数原子の層から成るMgO中間層によって,明瞭に分断されていることが分かる。また,バックプレーン部の最表面は化学機械研磨によって極めて平坦に加工されている。この超平坦化処理は,非常に薄いMgO中間層における絶縁不良を低減するために不可欠な加工技術である。なお,5図(b)のビアは上下のアルミ電極をつなぐ電気接続部であり,アルミ電極はトランジスターからの電流を素子に運ぶ役割を担っている。

6図は,光変調素子を配置せず,ドレインと上部電極を短絡した場合の1画素におけるトランジスターの静特性(ID-VDS特性)を示したグラフである。赤実線は測定結果であり,青実線は設計素子サイズから計算したシミュレーション結果である。試作したトランジスターのドレイン電流(ID値)は計算結果と比較して若干少ないものの,ほぼ設計どおりのトランジスターが作製できている。シミュレーションとの違いは,作製工程における素子形状などのばらつきによるものと考えられる。

一方,1画素について,キルヒホッフの第2法則から

ここでVVDSR,およびIc-mは,それぞれ印加総電圧,ドレイン電圧,光変調素子抵抗,および素子を流れる電流である。(1)式および静特性から光変調素子を本トランジスターに接続した場合の電流Ic-mを見積もった。6図中の青破線はR= 650Ω,V=2Vの場合の負荷線(Ic-m = IDとして(1)式をプロットした線)を表しており,負荷線とトランジスターの静特性との交点から,素子を流れる電流がIc-m= 2.7 mAと見積もれる。この素子のディメンジョン(0.5×0.5µm2)から電流密度は1.1 MA/cm2となり,光変調層の磁化反転には十分な電流密度である。

8図(a)に,光変調素子(1素子)に印加した磁界と素子抵抗の関係を示す。磁化固定層は磁化反転せず光変調層のみが磁化反転するように,-2kOe~+2kOe の外部磁界を印加しながら素子抵抗を測定した。磁化固定層と光変調層の磁化が互いに反平行の場合は素子抵抗が大きく,互いに平行の場合は素子抵抗が小さくなっており,光変調層の磁化の向きに応じて,一度の磁化反転で素子抵抗が変化する理想的なヒステリシス曲線が得られた。

8図(b)に,光変調素子(1素子)に印加した電圧と素子抵抗の関係を示す。磁化固定層からの漏れ磁界をキャンセルする方向に,20Oeの一様な外部磁界を印加した。素子の電気抵抗値は,印加電圧が-1.17Vおよび+1.12Vのときに急激に変化し,その変化量は外部磁界の印加による磁化反転の電気抵抗変化と同じであることから,注入電流による画素の磁化反転が起きていることが分かる。また,平行配置から反平行配置,および反平行配置から平行配置へ反転するときの電流密度は,およそ±0.6MA/cm2であり,これまでの報告8) に比べて1/2 程度の低電流化に成功した。

次に,+8kOeの外部磁界を印加して,光変調層と磁化固定層の磁化方向をいずれも上向きとした後,S2列とS6列のトランジスターに電圧を印加することで,S2列とS6列の光変調素子に電流を流し,スピン注入磁化反転により下向きの磁化方向とした。磁気光学顕微鏡にて磁化状態を観察したときの,すべて上向きとした場合との差分像を9図に示す。S2列およびS6列の光変調素子は,黒く変化していることが分かる。この実験結果から,2次元アレー状に光変調素子を配列したスピンSLMにおいて,バックプレーン部のトランジスターにより素子選択・駆動を行うことで,磁化反転動作が可能であることを確認した。

3図 AM駆動スピンSLMの回路構成(5µm画素ピッチ)
4図 AM駆動スピンSLMの光学顕微鏡像(5µm画素ピッチ)
5図 AM駆動スピンSLMの断面TEM像(5µm画素ピッチ)
6図 トランジスターの静特性
7図 1画素の等価回路
8図 印加磁界および印加電圧と素子抵抗の関係(5µm画素ピッチ)
9図 AM駆動スピンSLMの磁気光学像(5µm画素ピッチ)

4.2µm画素ピッチAM駆動スピンSLMの作製と評価

本章では,さらなる挟ピッチ化と画素数増大を目指し,第2次試作として画素ピッチ2µm,画素数100×100のスピンSLMを作製し,評価を行った結果について述べる。画素数が増えると入力端子が増加するが,シリアル入力からパラレル入力に変換するシフトレジスター回路を設けることで,大幅に入力端子数を減らすことができる。この技術は,将来の超多画素化には非常に有効である。

シフトレジスター回路を2µm画素ピッチの素子アレー周辺部に埋め込んだバックプレーンを新たに設計・試作した。回路構成を10図に示す。各行および各列のシフトレジスター回路(行ドライバーおよび列ドライバー)には,それぞれ10個のデータ入力端子が接続される。11図に示すように,行ドライバーは1つのデータ入力端子当たり10個の出力ポートを備える。この出力ポートは,画素アクセス用行配線により行選択トランジスターのゲートに接続され,各画素選択トランジスターに電流を供給する(10図)。同様にして,列ドライバーの出力ポートは画素アレーの1列を選択し,画素選択トランジスターのゲートに電圧を印加する。行および列を同じタイミングで駆動することにより,選択された1列において,10行分だけの画素に電流を注入してスピンSLMの画素を駆動する。この方法で,順次異なる画素に書き込みを繰り返すことで全画素の駆動を行う。

12図に,画素選択トランジスターのドレイン電圧VDSとドレイン電流IDの関係を示す。赤実線は第2次試作の2µmピッチ,青実線は第1次試作の5µmピッチにおける電流電圧特性である。3章でも述べたとおり,トランジスターサイズの小型化に応じて,流せる電流は大幅に低下することが分かる。

13図(a)は,試作した2µm画素ピッチSLMの全体の概観写真である。画素アレー部(100×100画素)の外側にデータ入力・駆動用電極およびシフトレジスター回路が形成されている。また,13図(b)は画素アレー部の拡大写真である。光変調素子のサイズは0.47×0.47µm2であり,ほぼ設計通り(0.5×0.5µm2)である。また,外観上で欠陥と判別できる画素は見当たらなかった。

作製した光変調素子(1素子)の印加磁界と素子抵抗の関係を14図に示す。2µmピッチの素子抵抗は5µm ピッチの素子抵抗に比べて大きく,ヒステリシスループのシフトが増大した。1表に2µmピッチの素子抵抗とばらつきについてまとめた結果を,5µmピッチの場合と比較して示す。2µmピッチでは,中間層のMgO絶縁薄膜の膜厚を1nmとしており,5µmピッチの0.8nmと比較してやや厚くしたため,素子の抵抗が大きくなったと考えられる。しかし,抵抗値のばらつき(標準偏差)は逆に改善しており,第2次試作の2µmピッチでは,第1次試作と比べて,素子抵抗のばらつきを1/3程度に減らすことに成功した。MgO絶縁薄膜が薄いほど電気抵抗が小さく,電流を流しやすい。しかし,数原子層という薄さであるため,局所的な厚さのばらつきや不純物による欠陥が生じやすく,薄くなるほど抵抗値のば らつきが増大する。抵抗値のばらつきを低減することで,素子に流れる電流のばらつきを抑制できるため,駆動エラーの低減に効果的である。

また,14図から分かるように,2µmピッチの素子ではヒステリシスループに-135Oe程度のシフトが見られるが,この原因は,作製プロセスの都合上,磁化固定層を光変調層の素子サイズと同じ大きさに加工したため,磁化固定層からの漏れ磁界が増大したからではないかと考えられる。

作製した光変調素子(1素子)の印加電圧と素子抵抗の関係を15図に示す。磁化固定層の漏れ磁界をキャンセルする磁界(-135Oe)と,これに-35Oeを加えた一様な磁界(-170Oe)を外部から印加した状態で,素子のスピン注入磁化反転実験を行った。画素選択トランジスターに1.1Vの電圧を印加すると,素子抵抗に大きな遷移が生じて高抵抗を示した。このことから,光変調層の磁化方向が,磁化固定層に対して反平行の状態に反転したことが分かる。

次に,16図(a)に示す入力画像“イ”に相当する部分の画素に,外部磁界-170Oe,画素選択トランジスターに1.2Vの電圧を印加し,各素子をスピン注入磁化反転させ,画素部分を磁気光学顕微鏡にて観察し,磁気光学像(MO像)を得た(16図)。16図(b)は初期状態(外部磁界にてすべて上向きに磁化)の画像からの差分像を示す。16図(b)の出力画像では,スピン注入磁化反 転のエラーが生じたことを示す黒い斑点が見られるもの の,認識可能な“イ”の字を確認することができる。他の入力画像においても,同様の結果を得ることができた。

これにより,2µmピッチのスピンSLM(画素数100×100)での,2次元画像の表示動作に成功した。

10図 AM駆動スピンSLMの回路構成(2µm画素ピッチ)
11図 データ入力の模式図(行ドライバー)
12図 画素選択トランジスターの電流電圧特性(5µm, 2µm)
13図 AM駆動スピンSLM(2µm画素ピッチ,画素数100×100)
14図 光変調素子の印加磁界と素子抵抗の関係(2µm画素ピッチ)
1表 光変調素子の素子抵抗とばらつき
2µmピッチ 5µmピッチ
MgO厚(nm) 1.0 0.8
素子抵抗の平均値(Ω) 1,150 640
素子抵抗の標準偏差(Ω) 16.3 47.5
15図 光変調素子の印加電圧と素子抵抗の関係(2µm画素ピッチ)
16図 AM駆動スピンSLMのMO像(2µm画素ピッチ,画素数100×100)

5.むすび

ホログラム表示素子である空間光変調器の開発に向け,狭画素ピッチ・超多画素を可能とするアクティブマトリクス駆動スピンSLMを設計・試作した。第1次試作では,画素ピッチ5µm,画素数10×5のスピンSLMを作製し,トランジスターからの電流制御により,光変調層の磁化方向を制御し,光変調できることを確認した。

さらに第2次試作として,画素ピッチ2µm,画素数100×100のスピンSLMを設計・試作した。超多画素化に効果的なシフトレジスター回路によるシリアル-パラレル変換技術を適用し,入力端子数の低減を図るとともに,光変調素子の中間層MgO絶縁薄膜の膜厚を調整することで,素子抵抗のばらつきを低減した。画像データをシフトレジスター回路に入力することで,スピン注入磁化反転による駆動を行い,2次元の出力画像を得ることに成功した。

今後は,素子の更なる低電流化を進めて狭画素ピッチ化を図るとともに,10K×10Kなどの超多画素スピンSLMの開発に取り組みたい。

本研究の一部は,(独)情報通信研究機構(NICT)の委託研究「革新的な三次元映像技術による超臨場感コミュニケーション技術の研究開発」の中で実施した。

本稿は,IEEE Journal of Display Technology およびElectronics 誌に掲載された以下の論文を元に加筆・修正したものである。
Kenichi Aoshima, Hidekazu Kinjo, Kenji Machida, Daisuke Kato, Kiyoshi Kuga, Takayuki Ishibashi and Hiroshi Kikuchi:“Active Matrix Magneto-Optical Spatial Light Modulator for Three-Dimensional Holographic Display Applications,”J. Disp. Tech.,12, pp.1212-1217(2016)
Hidekazu Kinjo, Kenichi Aoshima, Nobuhiko Funabashi, Takenobu Usui, Shintaro Aso, Daisuke Kato, Kenji Machida, Kiyoshi Kuga, Takayuki Ishibashi and Hiroshi Kikuchi:“Two Micron Pixel Pitch Active Matrix Spatial Light Modulator Driven by Spin Transfer Switching,”Electronics,5,55(2016)